|
１ 引言
目前，ＣＰＵ稳压电源模块要求满足１２０Ａ电流的驱动能力［１］。ＶＤＭＯＳ能实现很高的单元集成度，具有很低的导通电阻，在各种ＤＣ-ＤＣ稳压电源模块中能高效地处理大电流［２］，因而得到广泛应用。然而ＶＤＭＯＳ会产生很大的功率消耗，因此它的封装都要求有很好的散热性能，一般都必须有散热片，才能保证器件在安全工作区内工作。ＶＤＭＯＳ器件常用的封装形式是Ｄ-ＰＡＫ（ＴＯ２５２），在该封装中，贴片工艺是通过焊锡共晶来实现芯片与引线框架的连接，以尽可能地减小接触电阻和提高散热性在贴片工艺中，贴片层中气泡的存在严重影响了器件的质量，可导致接触电阻过大和散热性能差等；还会降低器件的可靠性，如焊锡的老化、金属间化合物的形成和分层，最终导致芯片破裂［３-４］。
在贴片工艺中，贴片层中气泡的存在严重影响了器件的质量，可导致接触电阻过大和散热性能差等；还会降低器件的可靠性，如焊锡的老化、金属间化合物的形成和分层，最终导致芯片破裂［３-４］。气泡还会使功率ＭＯＳ管热阻增大，引起器件很多电学参数的漂移，如导通电阻ＲＤＳ增大、阈值电压漂移，同时造成器件安全工作区严重缩小。
本文分析了ＶＤＭＯＳ器件Ｄ-ＰＡＫ封装工艺中气泡的产生机制，结合可靠性实验和失效分析，研究了气泡对器件性能的影响，用ＦＥＡ方法研究了其散热模型和气泡对其热阻的影响。
２ Ｄ-ＰＡＫＶＤＭＯＳ贴片工艺
Ｄ-ＰＡＫ封装的结构如图１（ａ）所示，芯片通过一层焊锡而与引线框架连接在一起，在贴片工艺过程中，首先是通过光学系统和传感系统将引线框架的位置固定好，然后对引线框架加温，同时焊丝去接近引线框架，由于高温，焊丝迅速熔化而滴在引线框架中间，用一个平压工具将焊滴压平，并且使其吻合芯片的形状，最后芯片被平铺于焊锡上，冷却后即实现了芯片和引线框架的连接。通常的焊锡材料是锡铅合金，有的会掺有金、银或其他元素。不同的焊锡材料决定了应用时的工艺温度以及封装的机械性能和可靠性。
在贴片工艺过程，为了保护引线框架不被氧化，会有保护气体充斥于整个过程。因为引线框架的材料一般是铁镍合金（合金４２）或铜，铜很容易被氧化，所以通常保护气体是Ｎ２和Ｈ２的混合气体，Ｎ２本身是惰性气体，并且能赶走其他活性的气体，而Ｈ２能还原已经氧化的材料：
ＣｕＯ（ｓ）＋Ｈ２（ｇ）→Ｃｕ（ｓ）＋Ｈ２Ｏ（ｇ） （１）
在完成贴片工艺后，ＤＰＡＫ的切面结构如图１（ｂ）所示。其贴片工艺相关的可靠性问题都集中于这个界面系统［３］。
在贴片工艺中，由于焊锡的材料中一般会含有一些挥发性的物质，主要是有机物，高温下焊锡熔化后应尽可能地挥发而使焊锡均匀的成形，但工艺中的温度曲线控制和贴片工艺速度的控制必须与焊锡材料的性能吻合，这样才能保证贴片层中的气泡含量较小，否则就会有大量的气泡在有机物挥发后依然存在焊锡中直至焊锡冷却成形。此外，引线框架上氧化物的存在或有挥发性的物质也会在贴片工艺的高温下形成气泡，尤其是Ｃｕ金属的引线框架，很容易氧化进而造成气泡甚至贴片层与基板分层［５］。在芯片贴上焊锡前，焊锡的分布必须均匀而且与芯片的形状一致，在焊滴量过大或过小及其形状与芯片不相同时，也会造成气泡或接触的面积过小。
由于功率器件主要应用于开关电源中，所以在应用时总是处于一种功率循环或温度循环中，界面系统的ＣＴＥ （温度膨胀系数）失配会加速界面的疲劳，如表１［６］，最终导致很小的气泡会有扩散和增大的趋势［７］。一般引线框架Ｃｕ膨胀比较大，而大的趋势［７］。一般引线框架Ｃｕ膨胀比较大，而
芯片膨胀系数较小，所以夹层中的贴片层则要求起缓冲作用吸收应力，在多次温度循环后，贴片层就会老化或产生更多的气泡。通常的贴片工艺均会有气泡存在贴片层中，但正常的工艺会保证其含量非常少，不会造成器件的性能下降和影响器件的可靠性。
３ 气泡对ＶＤＭＯＳ器件性能的影响
当贴片层中气泡的大小或含量很大时，器件的机械性能、散热性能和电学性能就会下降，并且器件的可靠性也会很差。
其机械性能下降的原因就是ＣＴＥ的失配，在芯片应用时，其功率消耗和应用环境的温度变化会引起系统的热胀冷缩过程，通常会产生剪切应变和拉伸应变，这些机械应变的长期反复作用使贴片层材料老化疲劳，直至芯片碎裂或产生分层［３-４］。而气泡的参与则更加恶化了这一过程。
ＶＤＭＯＳ管功率消耗大，所以其要求散热性能好，否则其安全工作区就会减小。对于ＤＰＡＫ封装，其主要的散热途径就是通过芯片背部、贴片层、再到引线框架即散热片。贴片层中的气泡会急剧降低散热的效率，引起热阻增大，其安全工作区减小，即最大功耗减小了
Ｔｒｅｆ＝Ｔｊｍａｘ－ＰＤ×Ｚｔｈ （２）
式中：Ｔｒｅｆ为开始施加功率ＰＤ时器件的结温；Ｔｊｍａｘ为器件能够承受的最大结温；ＰＤ为最大功耗；Ｚｔｈ为热阻。在热阻增大时，器件能承受的最大功耗必然降低，因而安全工作区缩小。
气泡的含量较大时，电阻的贡献不可忽略，因为低压ＶＤＭＯＳ本身的导通电阻很小，一般在几个毫欧。Ｄ-ＰＡＫ封装的ＶＤＭＯＳ漏端就是通过贴片层实现与引线框架的连接，贴片层贡献的电阻为Ｒ＝（贴片电阻率×贴片层厚度）／芯片面积（３）贴片材料是导电银浆时，其电阻较大，但对金属焊料，其电阻就比较小，可以忽略；在气泡比例很大时，电阻作用就很大［３］。
通过温度循环的可靠性实验，对一些电学参数漂移很大的产品进行失效分析，我们发现气泡确实对其散热和机械性能有很大的影响。通过Ｘ射线发现失效产品内部含有较大比例的气泡，如图２（ａ）所示。对一失效样品做切面分析，发现其贴片层由于含有气泡已经开始出现裂纹，如图２（ｂ）所示。
４ ＶＤＭＯＳＤ-ＰＡＫ封装热性能的ＦＥＡ分析
贴片层中的气泡严重影响了器件的性能，最主要的原因是散热性能的下降，热机械应力的产生也取决于其温度的变化。ＶＤＭＯＳＤ-ＰＡＫ封装模型的热阻是决定其散热性能的参数，热阻Ｚｔｈ
（℃／Ｗ）表示如下
式中：Ｔｊ（ｔ）为工作结温；Ｔｒｅｆ为环境温度；Ｐ为功耗。对于该封装模型，芯片、贴片层、引线框架的热阻均不同，同时这些材料也会存储热量［７-８］，所以在分析瞬态热分布时热容也要考虑
Ｃθ＝ＣＴ×ρ×Ｖ （５）
式中： Ｃθ为热容，单位为Ｗ·ｓ／℃；ρ为材料的密度；ＣＴ为比热，单位为Ｗ·ｓ／（ｋｇ·℃）； Ｖ为体积。
针对图１（ａ）所示ＶＤＭＯＳＤ-ＡＰＫ封装模型，利用ＦＥＡ方法建立了散热模型，分析了温度的变化与分布，并对比考虑了不同含量气泡时的温度变
化，结果如图３，４所示。
假设器件工作时的功率固定为１０Ｗ，环境温度为２５℃，仅持续工作１００ｍｓ，在这个工作过程中，器件的温度变化和分布通过该模型得到了模拟，这里没有考虑ＰＣＢ板的影响，所有的外界均视为空气。在１００ｍｓ时，器件的温度到达极值，在贴片层中没有气泡时，其芯片的温度和这个封装的温度和这个封装的温度分布如图３所示。在１００ｍｓ时，芯片温度达到了最高点５３.６５℃，而封装引线框架和贴片层的温度要低，因热量还没有及时散出；在２００ｍｓ时，由于没有新的热量增加，而散热足够，所以芯片温度和引线框架散热片的温度已经一致，只有３９.５８７℃。可以看出，芯片边缘区域散热更容易，因而温度比较低；并且，由于封装所用环氧树脂（ＥＭＣ）的散热性能很差，散热通道主要是通过背部的贴片层和散热片，ＥＭＣ热阻太大，其散热能力可忽略不记。在该工作模式下，器件内部温度相对于环境温度能上升２８.６５℃，在功率消耗更大时，器件的温度上升会更高，如果系统散热性能差，该功率ＭＯＳＦＥＴ则会超出其安全工作区，导致损坏。
如果在贴片层中有气泡，由于空气的导热性不好，其温度上升则会高很多，如图４所示，在贴片层中，如果气泡的含量占了整个体积的３０％，在上述同样的应用条件下，其芯片的最高温度比没有气泡时高近４０℃，在器件没有功耗时也需要更长的时间来散尽热量。从图中能看到，温度的上升斜率可分三个区域，区域Ⅰ是由芯片硅的热阻决定，区域Ⅱ是由贴片层材料的热阻决定，区域Ⅲ由引线框架散热片热阻决定［７］，在区域Ⅱ可以看到气泡含量在３０％其上升斜率很大。当贴片层中气泡含量较高时，贴片层热阻就会增大很多，使整个器件的散热性能下降，造成器件工作时很多参数温度漂移或超出其安全工作区。
对于ＶＤＭＯＳＤ-ＰＡＫ封装材料性能一定，模型建立后，对其工作情况只需设定输入功耗和时间，其最高结温和工作时能承受的最大功耗即可清楚。
５ 结论
贴片工艺影响着功率ＭＯＳＦＥＴ成品的热学、机械和电性能，尤其是贴片层中的气泡会严重降低器件的机械性能和散热性能，甚至引起芯片碎裂，造成电学参数的温度漂移和安全工作区的缩小。ＦＥＡ分析能够对器件封装的热阻模型和温度分布进行准确地模拟。对于功率ＶＤＭＯＳ管的Ｄ-ＰＡＫ封装结构，通过可靠性实验，发现气泡含量较大时能直接造成器件的失效和可靠性降低，进行ＦＥＡ分析，在有气泡时其热阻明显增大，器件的安全工作区减小。
|
