SEED-HPS6678

设计方案

Rev 0.20

版本信息

一、命名及含义

本项目名为SEED-HPS6678。其中，SEED为公司英文名称；HSP为英文High Performance System的头子母，意为高性能信号系统；6678为项目中DSP芯片TMS320C6678的后四位。

二、项目来源

本项目为公司自主研发项目。

三、设计目标

本平台设计为PCIe x4(2)（250.00 x 111.15 x 1.6 mm）标准板卡。平台以实现大数据量，高性能数字信号处理任务为目标。可能的目标应用为：

Algorithm validation Product Prototype 算法验证产品原型

Software Defined Radio Sonar Radar 软件无线电声纳\雷达

Waveform Generator 波形发生器

Medical Imaging 医学影像处理

Ultrasound Application 超声波应用

High Performance Vision 高性能视觉应用

Automatic Inspection 自动监控

Stereo Image processing 3D图像处理

Security and Surveillance 安防

LTE WiMax Test & Measurements 3G4G测试

为了保证设计的灵活性和可用性，我们采用以下设计思路：

1、平台设计为PCIE标准板卡以保证客户的机箱应用。（标准PCI Express Card Electromechanical 2.0 Specification）

2、全工业级选型(可选)。

3、在平台上提供强大的计算资源（i.e. DSP FPGA ）和丰富的互联资源（e.g. SRIO PCIE Hyperlink  Gbit Ethernet LVDS）。从而为不同的计算任务提供统一的计算平台和数据接口。

4、在平台板卡上设计子卡接口，为平台不同应用提供数据接口。接口采用SAMTEC高速接插件，这样的意义在于：不论是机箱应用还是单板应用，通过设计不同的子板来实现不同的信号处理任务，将计算资源与数据来源分开，实现一个统一的计算平台。

 5、设计平台以提供畅通无阻的数据流通路，使得高速、高数据量的信号处理没有瓶颈。

四、系统分析与设计

图1 系统框图

SEED- HPS6678系统框图如上所示。平台设计分为以下几个模块：1、DSP，2、FPGA，3、Ethernet PHY， 6、HSMC，7、Clock，8、Power，9、CPLD。下面具体分析各个模块。

4.1、DSP  

4.1.1 TMS320C6678特性

HPS6678采用一片TMX320C6678CYP  （1200MHz 841Pin）处理器。这款处理器片上包括八个C66 DSP核心。从而形成平台上的核心处理资源。

此核心的主要特点包括：

业界首款定浮点通用DSP处理器，提供业界最快的浮点运算性能320GMACs / 160GFLOPs； 代码与C64x+, C67完全兼容；多种高速外设接口；专用的安全/网络协处理器；增强型的存储器架构，更大的片上存储；新的multicore navigator实现快速数据交换；2 terabits片上交换结构；10年以上的产品生命周期；优化的功耗性能；

图2  TMS320C6678

TMS320C6678中8个核心的外设和接口包括：

每个核心32K L1指令存储，32K L1 数据存储，512K L2指令/数据存储。4096KB 八核心共享内存。64位DDR3外部存储器接口。内存保护单元。多核导航器提供DMA功能。专用的网络协处理器。4lane serial rapid IO。2lane PCIe Gen2。支持多DSP互联的Hyperlink。两个SGMII接口。16位外部存储器接口。UART 接口。I2C接口。16位GPIO。SPI接口。信号量模块。16个64位定时器。3个片上PLL。

4.1.2 TMS320C6678的启动与加载

TMS320C6678片内设计有一个专用的启动控制器来实现片内多核的启动与程序的加载。从硬件的角度看，C6678支持的启动方式有：EMIF16 BOOT、PCIe BOOT、I2C BOOT、Hyperlink BOOT、Ethernet BOOT、SRIO BOOT、SPI BOOT。

TMS320C6678有四种复位：POR，Hard Reset，Soft Reset，Local Reset。分为全局复位和本地复位。全局复位由PORz 引脚或RESETFULLz引脚触发，其他复位可由相应的引脚或片内寄存器触发。全局复位后芯片根据PIN BOOTMODE[12:0]。的状态选择具体的启动方式。

在本平台中支持的启动方式有：NO boot、Master I2C boot。在单板使用时，使用I2C boot来实现脱机程序加载。

4.1.3 TMS320C6678的调试

DSP连接60pin emulator接口，可以实现Trace功能。设计包括一个60-14pin JTAG转接口。

4.1.4 TMS320C6678的外设

平台中TMS320C6678使用连接的外设包括DDR3-1600 SDRAM、2个4x SRIO口、两个千兆以太网MAC、16bit EMIF接口、1个I2C接口、通用计时器看门狗、16bit GPIO。SPI接口，UART接口，PCIe接口，Hyperlink接口，JTAG接口。

平台中， DSP的DDR3 SDRAM控制器分别连接至五片256MB DDR3-1600 SDRAM，共组成8GB DDR3存储和ECC模块。4x SRIO接口连接至FPGA。DSP的EMAC连接PHY 。I2C接口都连接一片I2C E2PROM，以实现程序加载。DSP的本地复位信号都连接至CPLD以实现信号交互和控制。DSP的GPIO信号连接至CPLD。DSP的EMIF接口连接NAND Flash，FPGA。DSP 的SPI接口连接CPLD。UART接口连接至CPLD。PCIe接口连接PCIe 金手指。Hyperlink连接至高速连接器。

4.1.5 TMS320C6678的时钟需求

TMS320C6678需要六个时钟输入：PCIe Clock，MCM Clock，SRIO Clock，DDR Clock， Core Clock和PASSCLK。其中MCM Clock为Hyperlink供时。

在HPS6678平台中，TMS320C6678的时钟全部为LVDS输入，由固定时钟提供。

4.1.6 TMS320C6678的供电需求

TMS320C6678共需要15个电压输入：CVdd、CVdd1、Vddt1、Vddt2、Vddr1、Vddr2、Vddr3、Vddr4、Vddr5、DVdd15、DVdd18、AVDDa1、AVDDa2，AVDDa3, VREFSSTL各电源说明如下：

各电源上电要求顺序如下：

1. CVDD

2. CVDD1, VDDT1-3

3. DVDD18, AVDD1, AVDD2 (HHV)

4. DVDD15, VDDR1-6

各电源功耗要求估计如下：

4.2、FPGA

HPS6678采用一片1517pin EP4SGX180KF40C2N，有744个可用的用户IO，兼容的型号有EP4SGX230。

4.2.1 EP4SGX180特性

EP4SGX180作为Altera公司Stratix IV系列高性能FPGA，采用了先进片内互联架构。在片上具有丰富的时钟资源可以为片内逻辑和计算提供灵活的时钟选择。在片内集成了丰富的RAM资源，并可以进行灵活的配置。在IO上提供了接口速率可以达到1.6G的LVDS IO和速度更高的8G专用IO，支持多种协议和电平标准。内嵌可以运行在600MHz的DSP资源，可完成高性能的数字信号处理任务。集成PCIE端点硬核。集成系统监视器可以监控片上温度传感器。

4.2.2 EP4SGX180的资源及利用

EP4SGX180KF40片上有70300个ALM，包含175750个逻辑单元（LE）；可用的M144K 块RAM 有20个；可用的M9K块RAM为20个；有8个PLL；最多可用的用户普通IO为744个；920个DSP可编程乘法器；2个PCIE端点硬核；24个0.6-8.5Gbps低功耗串行收发器。需要约90Mb的配置存储器。

HPS6678上，FPGA连接四片16 bit宽，2Gbit容量的DDR3 SDRAM。FPGA连接三个HSMC连接器。FPGA通过SRIO连接到DSP。FPGA连接至CPLD和NOR Flash以实现电路加载和控制。FPGA高速接口连接至一高速连接器。

4.2.3 EP4SGX180的电路加载与调试

HPS6678中的EP4SGX180支持两种电路加载方式：JTAG、Parallel FLASH。对于JTAG有固定的加载接口， Parallel FLASH 加载通过将加载接口连接至CPLD实现。

HPS6678中的EP4SGX180通过JTAG进行调试。另外FPGA连接5个测试点。

4.2.4 EP4SGX180的供电需求

EP4SGX180的各电源说明如下。

各电源间上电顺序：

VCC在VCCaux之前上电以保证配置电路正常工作。

4.2.5 EP4SGX180的时钟需求

EP4SGX180设计多个个时钟输入：SGMII接口的100MHz LVDS时钟；SRIO接口的需要125 MHz LVDS时钟；10～500MHz可变LVDS时钟输入。

4.3、Ethernet  PHY

在HPS6678中采用了一颗Marvell 的四通道千兆以太网PHY：88E1145-E1-BBM1I000。这颗芯片性能强大，支持10/100/1000BASE-T和1000BASE-X。支持GMII，RGMII，TBI，SGMII等接口，并且可以实现GMII/RGMII到SGMII的转换。芯片中四个通道完全独立并且性能完全相当。系统中，两片DSP采用SGMII接口与PHY相连以连接外部网络。我们使用了88E1145全部的四个通道，四个通道接千兆RJ45连接器。

4.4.1 88E1145的调试

88E1145有一个JTAG接口，我们保留此接口，以便调试时使用。

4.4.2 88E1145的时钟

88E1145需要一个25MHz的晶体时钟输入。要求此晶体50ppm，峰值jitter200ps。

4.4.2 88E1145的电源

88E1145需要六个电源输入：AVDDH，AVDDL，VDDOH，VDDO，VDDOX，DVDD。

各电源没有上电顺序要求。

4.5、CPLD

HPS6678采用一片Altera公司的EPM2210 F256FBGA  CPLD来完成：电源管理，程序加载，信号互联等功能。EPM2210有1700个宏单元，最大IO数为272个，选用FBGA256封装则有204个可用IO。具有四个IO Bank，可以支持1.5V、1.8V、2.5V、3.3V IO电平。低达5.7ns的pin to pin延时。25 uA的静态电流实现低功耗。支持开漏极输出以实现线与功能和LED的驱动功能。

4. 5.1 EPM2210的连接

HPS6678中EPM2210与DSP，FPGA，Ethernet PHY都有连接。还连接NOR Flash芯片。与DSP，FPGA，PHY的连接主要为控制芯片的复位，初始化和程序的加载。 另外EPM2210还控制平台中的电源上电顺序和电源监控。

4. 5.2 EPM2210的供电需求

EPM2210需要2类电源输入：核心电压Vccint、IO电压Vccio。其中，Vccint为1.8V内核电压；Vccio四个Bank不同，各电源没有上电顺序要求，但这里要求内核电压先于IO电压。

4. 5.3 EPM2210的时钟需求

EPM2210有4个全局时钟输入引脚，利用其中一个输入50MHz的时钟。

4.6、Power

HPS6678的电源系统比较复杂，板上有多种电源，且各个电源的要求不同。下图示出电源方案：

4.7、Clock

HPS6678的时钟方案如下：

硅振荡器100M 156.25M 125M

石英振荡器 50M

SI570，CDCE62005 为FPGA，HSMC接口提供时钟输入；

25M晶体： 为88E1145提供时钟输入。

4.8、Interfaces

1、采用3个HSMC标准子板接口。

2、1个RJ45 1x4 1000BASE-T电口。

3、2个JTAG口.

4、Switch  &  LED。

5、两个三针串口

6、PCIe  X4边缘连接器。

7、测试IO

4.9、Thermal consideration

主动散热：

DSP :CEBA312424

风扇：12V100rpm

被动散热

FPGA: CEBA314040

五、BOM Brief

HPS6678中采用的主要IC（无铅）型号选型列表如下：

六、硬件布局

HPS6678主要器件布局如下：

图中各器件均为实际尺寸同比例缩小。

七、配套设计与配件

1、配件

串口线3pin-DB9两条

千兆网线1条

Samtec高速连接线（可选）

Jtag60-14转接器（可选）

包装

光盘

2、配套设计

图像采集子卡

AD/DA子板